预览加载中，请您耐心等待几秒...

zQuartusII下的-38译码器练习.doc

预览
1/6
2/6
3/6
4/6
5/6
6/6

在线预览结束，喜欢就下载吧，查找使用更方便

下载提示 文本预览

如果您无法下载资料，请参考说明：

1、部分资料下载需要金币，请确保您的账户上有足够的金币

2、已购买过的文档，再次下载不重复扣费

3、资料包下载后请先用软件解压，在使用对应软件打开

二.3-8译码器设计练习1与D触发器设计相似，先为工程新建文件夹。新建Verilog文件，输入程序代码并保存，文件名与module模块名相同。2利用新建工程向导，建立工程。并设置要产生的烧写文件类型。3进行分析综合，无错误后，全程编译。4新建波形仿真文件，并加入仿真信号，设置输入信号值。加入要仿真观察的信号设置输入信号5针对开发板系统分配程序输入输出信号对应的引脚。重新适配并全程编译。6连接开发板系统与电脑，烧写配置文件。与D触发器实验相似，有2种烧写方式。JTAG烧写方式，烧写到FPGA器件；AS烧写方式，烧些到专用配置芯片EPCS17拿掉下载线，观察硬件实验结果。************************************************************************