基于EDA的交通灯控制器课程设计【实用文档】doc文档可直接使用可编辑，欢迎下载本科课程设计报告课程名称:ＥDＡ计数与FＰＧA应用设计设计题目：交通灯控制器实验地点:跨越机房专业班级:电信0901学号:２009001249学生姓名:赵岩指导教师：张文爱年月日设计一:三位十进制计数显示器设计目的:掌握时序电路中多进程的VHDＬ的描述方法。掌握层次化设计方法。3、熟悉EDA的仿真分析和硬件测试技术。二、设计原理三位十进制计数显示器分三部分完成，先设计十进制计数电路，再设计显示译码电路,最后设计一个顶层文件将两者连接起来。三源程序三位十进制计数器的三位分三个进程描述,含有同步清0信号ＲＥＳEＴ和计数使能控制信号CIＮLIＢRARYＩEEE；UＳＥIＥＥE．STD_ＬＯGIＣ_11６４。ＡLL;UＳEIEEE。SＴD_LOGIC_UNSIＧＮED．ＡLＬ；ＥNTＩTYCOＵ3ISPＯRＴ（ＣＬK,ＲESET，CIN:INSTD_LOGIC；CＯ：ＯUTSTＤ＿LOGIＣ；Ａ，B，C:OＵTSTD_ＬOGＩC_VEＣTＯR（3DOＷNTO0））;ENDCOU3；ＡRCHITECTＵREARＴＯFCＯU3ISSＩGNALAＰ,BP，CP:SＴD_LOGＩC_VECTOR(3DOWNＴO0)；BEGＩNKＫ１：PROCESS(CLＫ)ＢＥGINIF(CLK’ＥVENＴANＤCLＫ＝'1＇）ＴHEＮIF（REＳET=’０＇）TＨENAＰ〈=”0000”;ＥLSIF（CＩN='1'）TＨENIF(ＡP=＂１００１＂）THENＡＰ〈=”０000";ELＳEAP<＝AＰ+'１’；ENDIＦ;ENDＩF；ＥＮDＩＦ；EＮDＰRＯCEＳＳKＫ1；KＫ２:PROCESS（CLK）ＢEGINIF(ＣLＫ’EVENTＡNDCLK=’1＇)THＥＮIF(REＳET＝'0’）THＥＮBＰ〈=”000０"；ＥＬSIF（CIＮ=’1＇）AＮＤ（AP="1001”)ＴHEＮＩＦＢP＝”1001＂THENBP＜=＂０00０＂;ＥLSＥBＰ＜＝BP+’1'；EＮDIF；ENＤIF；ENDIＦ;ENDPROCESＳＫＫ２；KK3：PRＯCEＳS（ＣLK）BEＧIＮＩF(CLK＇ＥVＥNTＡNDCLK=’1'）TＨＥNIF(REＳＥT=’0'）TＨENCP〈＝”0000"；ELSIF（ＣＩN='1'）ANＤ(ＡP=＂１0０1＂）ＡNＤ（BP=”1001＂)ＴHEＮＩＦCP=”1001＂THENＣＰ〈＝”0000";EＬSECP＜=CP+’1＇;EＮＤIF;EＮDIF;ENDIF;ＥNＤPROＣＥSＳKK3；ＰROＣEＳS（CLＫ）ＩSBEGINIFCLK'EＶEＮTANＤＣＬK='１＇THＥNＩFAP="100１”ANDBP="1０01"ANDCＰ=”１001”THＥNCO<=’1＇；ＥＬSＥCO〈=’0’；ＥNDIF;ENDＩF；ＥＮDPROＣＥSS；A＜=AP;B〈＝BP；Ｃ<=CP；ＥNDAＲＴ；2、七段显示译码电路ＶHＤL设计文件ＬＩBRAＲＹIEEE；USEIEEＥ．ＳTＤ_LOGIC_116４。ＡLL；EＮＴITＹYＩMA７ISＰORT（A:INSTＤ_ＬOGIC＿VＥCTOR(3ＤOWNTO0)；YIMＡ:OＵTＳTＤ_ＬOGIＣ_ＶＥCTOR（６ＤOＷＮＴＯ０)）;EＮDYIMA7;ARCHＩTＥCTUREARＴOＦYIMA７ISBEGIＮPROCEＳS（A）IＳＢEGINCＡSEAＩSWHEN"000０"=>YIMA〈＝＂100００00＂;ＷHEN”0０0１"＝〉ＹIMA<="1111001＂；WHＥN＂0０10"=＞YIMA〈＝”0100１0０"；WＨEN"0011”＝>YIMＡ〈＝"0１1０00０"；WＨEN”0100"=〉YＩMA〈=”00１1001"；WHＥN”010１"＝>YＩMA〈=”００１0010”;WHEN”0110＂＝〉ＹＩMA〈=”0０00010＂；WHEＮ＂011１"=＞ＹIMA<＝”11110００"；WHEN＂1000”=＞YIMA<=”000000０”；ＷHＥN"１0０1”=＞ＹＩＭA〈=”0０10000”;WＨENOＴＨERS=>ＹIMA<＝”1111111＂;ENＤＣASE；ENDPROCＥSS；ENＤＡRT;3、三位显示译码顶层文件LIＢRARＹIEＥE；USＥIEEＥ．ＳTD_LOGIＣ_１164．ALL；ENＴITYJISHUXIANSHIISPORT（CLK,RE