编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第PAGE12页共NUMPAGES12页第PAGE\*MERGEFORMAT12页共NUMPAGES\*MERGEFORMAT12页模拟电子技术课程设计报告￣￣￣数字电子钟计时系统实验者:吴文兵学院:电气工程学院学号:20071901235班级:2007级5班同组人员:夏红燕、白艳目录一．设计任务和基本要求…………………………………………3二．总体方案…………………………………………3三．单元电路设计………………………………………43.1秒信号发生……………………………………………………………43.2秒分时计数器设计……………………………………………………43.3译码显示电路…………………………………………………………53.4校时电路………………………………………………………………6四．元件及工具清单………………………………………74.1元件清单…………………………………………………74.2工具清单…………………………………………………7五．有关元件资料……………………………………85.1、CD4060计数／分频和振荡器…………………………………………85.2、CD4013——双D主从触发器……………………………………85.3、CD4081与门………………………………………………95.4、CD4029——二/十、加/减、可预制的CMOS计数器………………9六．故障分析……………………………………………………10七．心得体会……………………………………………………10设计任务和基本要求用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟，基本要求如下：1、采用LED显示累计时间“时”、“分”、“秒”。2、具有校时功能。总体方案数字电子钟的原理方框图如图5.7.1。该电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态经七段显示译码器译码，通过六位LED七段显示器显示出来。校时电路是用来对“时”、“分”、“秒”显示数字进行校对调整的。译码时计数/24进制译码分计数/60进制译码秒计数/60进制晶体振荡器分频器校时电路分信号时信号32768Hz图５.７.１数字电子钟系统框图单元电路设计3.1、秒信号发生器秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器产生的脉冲经过整形、分频获得1HZ的秒脉冲。常用的典型电路如图5.7.2所示。CD4060是14位二进制计数器。它内部有14级二分频器，有两个反相器。CP1(11脚）、CP0(10脚)分别为时钟输入、输出端，即内部反相器G1的输入、输出端。图中R位反馈电阻（10兆欧～100兆欧），目的是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，取5/30pF，C2是温度特性校正用电容，一般取20～50pF。内部反相器G2起整形作用，且提高带负载能力。石英晶体采用32768HZ晶振，若要得到1HZ的脉冲，则需经过15级二分频器完成。14级2分频DCPQQCD4060CD40132Hz32768Hz1M10K100pf100pf32768Hz10118123CP1CP0GNDCrQ132151Hz图５．７.２秒信号发生器由于CD4060只能实现14级分频，故必须外加一级分频器，可采用CD4013双D触发器完成。3．2、秒、分、时计数器设计秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器CD4029。虽然CD4029没有清零端，但它有“置数”功能，当“置数”端PE=1时，接在置数输入端的数据立即被置到计数器输出端上。所以通过“反馈置数法”可实现任意进制的计数器。（1）60进制计数器由CD4029构成的60进制计数器如图5.7.3所示。首先将两片CD4029设置成十进制加法计数器，例如，将“B/D”接低电平，将