译码器/数据分配器一、译码器的定义及功能1.定义：具有译码功能的逻辑电路称为译码器。译码即编码的逆过程，将具有特定意义的二进制码进行辨别，并转换成控制信号。2.分类：3.功能：二进制译码器一般原理图一个n→2n译码器结构如上图，n个输入端，2n个输出端。它是一个多输出逻辑组合电路，对每种可能的输入条件，有且仅有一个输出信号为逻辑“1”，所以我们可以把它当作最小项产生器，一个输出就相应于提取一个最小项。4.译码器电路结构：首先我们先来分析两输入译码器结构，由于2输入变量A、B共有4种不同状态的组合，因而可以译出4个输出信号，所以简称为2/4线译码器。2线-4线译码器逻辑图由图可以写出输出端逻辑表达式：根据输出逻辑表达式可以列出功能表。由表可知，时无论A、B为何种状态，输出全为1，译码器处于非工作状态。而当时，对应于AB的某种状态组合，其中只有一个输出量为0，其余各输出量均为1。例如：AB=0时，输出Y0=0，Y1~Y3=1，由此可见，译码器是通过输出端的逻辑电平来识别不同的代码。在我们讲述的这种结构中，输出0表示有效电平，所以就叫做低电平有效。2线-4线译码器功能表输入输出EIABY0Y1Y2Y31xX111000011100110110101101011110二、集成电路译码器1.74138集成译码器下图为常用的集成译码器74LS138的逻辑图和引脚图。由图可知该译码器有3个输入A、B、C，它们共有8种状态的组合，既可译出8个输出信号Y0~Y7，故该译码器称为3线-8线译码器。该译码器还设置了G1,G2A,G2B三个使能输入端。74LS138集成译码器逻辑图和引脚图74LS138集成译码器的功能表输入输出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7x1xxxx11111111xx1xxx111111110xxxxx1111111110000001111111100001101111111000101101111110001111101111100100111101111001011111101110011011111101100111111111102.7442二一—十进制译码器这种译码器在代码转换中经常使用到，因为人们不习惯于直接识别二进制数，但如果在电路输入或输出端把它们译成十进制数就可解决。我们学过8421BCD码，对应于0～9的十进制数由四位二进制数0000～1001来表示。因此，这种译码器应有四个输入端，十个输出端。下面给出7442的逻辑图和引脚图以及功能表。7442二——十进制译码器的逻辑图和引脚图从图中可以看出，它的输出低平有效。例如，当时，输出，它对应于十进制数0，以此类推，不难得到7442的功能表。数目BCD输入输出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90000001111111111000110111111112001011011111113001111101111114010011110111115010111111011116011011111101117011111111110118100011111111019100111111111103.七段显示译码器在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面工人们直接读取测量和运算的结果；另一方面用于监视数字系统的工作情况。因此，数字显示电路是许多数字设备不可缺少的部分。数字显示电路通常由译码器、驱动器和显示器等部分组成，如图所示：数字显示电路组成方块图4.译码器扩展试将双2-4线译码器扩展为一个3-8线译码器，以此来说明译码器如何利用使能端扩展。双2-4线译码扩展为3-8线译码器5.译码器应用①地址译码：应该说在组合数字电路中译码器应用非常广泛，而计算机内存和输入/输出系统中作为地址译码器可能是它最重要的功能之一。在这种应用中，每个2n期间（内存单元或输入/输出端口）被分配一个唯一的ｎ位二进制数或者叫地址，用以区分其他器件。②最小项产生器③二——十进制译码④实现任意组合函数原理：从译码器的输出信号可以看出它适合于利用与非逻辑进一步处理，若通过摩根定律，则此时就可以用一个K输入与非门和与一个低电平有效输出的译码器完成上述功能。例1：用一个3/8线译码器产生函数：解：分析对于一个3/8线译码器，首先要把使能端处理好，把X、Y、Z三个逻辑变量与输入对应，在把有效输出选好，送入与非门输入端由于n位二进制译码器的输出给出了n变量的全部最小项，利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的输入变量数不大于n的组合逻辑函数。例2：000111100111010110解：把函数代入卡诺图