预览加载中，请您耐心等待几秒...

EDA实验参考(4).doc

预览
1/9
2/9
3/9
4/9
5/9
6/9
7/9
8/9
9/9

在线预览结束，喜欢就下载吧，查找使用更方便

下载提示 文本预览

如果您无法下载资料，请参考说明：

1、部分资料下载需要金币，请确保您的账户上有足够的金币

2、已购买过的文档，再次下载不重复扣费

3、资料包下载后请先用软件解压，在使用对应软件打开

青岛科技大学实验报告实验课程：EDA技术实验姓名：范峰辉学号：0807010221年级：08级专业班级：自化082台号：DX15实验日期：2010-11-27自动化与电子工程学院实验一运算电路的设计与仿真一、实验目的1．设计一个1位全加器，设计模块分层次。2.先设计半加器，再用半加器构成1位全加器。3．对设计的两层电路分别进行综合与仿真分析。二、实验准备1．阅读教材第3章（电子工业出版社）有关内容。2．画出设计的逻辑电路图。三、实验内容与步骤1．在自己建立的工作目录下，输入所设计的逻辑电路图。一、半加器逻辑电路图二、全加器逻辑电路图2．按步骤进行操作和仿真。四、仿真结果及分析（屏幕硬拷贝图）分析：全加器可由两个半加器模块与一个或门组成，实现了两个数与进位的相加。输入信号a、b与cin三个信号相加，cout输出进位信号，sout输出相加后的低位。实验二触发器的设计与仿真一、实验目的1．用Verilog设计一个触发器。2．对设计的触发器进行仿真分析。二、实验准备1．阅读教材第8章相关内容。2．用Verilog语言设计一个边沿触发器（可选D、JK、T、RS），要求带有异步（或同步）置位和复位功能。三、实验内容与步骤1．在自己建立的工作目录下，编写输入所设计的程序。moduleDREG(q,qn,d,clk,set,reset);inputd,clk,set,reset;outputq,qn;regq,qn;always@(posedgeclk)beginif(reset)beginq<=0;qn<=1;endelseif(set)beginq<=1;qn<=0;endelsebeginq<=d;qn<=~d;endendendmodule2．按步骤进行操作和仿真。四、仿真结果及分析（屏幕硬拷贝图）分析：上述触发器是一个带有异步置位和复位的D触发器。实验结果达到预期结果。实验三3位LFSR的设计与仿真一、实验目的1．用Verilog设计一个3位线性反馈移位寄存器电路。2．对设计的电路进行仿真分析。二、实验准备1．阅读教材第8章和提供的的参考资料。2．用Verilog语言设计一个3位线性反馈移位寄存器电路。三、实验内容与步骤1．在自己建立的工作目录下，编写输入所设计的程序。moduleLFSR(clk,present,q);inputclk,present;output[2:0]q;wireclk,present;reg[2:0]q;always@(posedgeclk)if(present==1)q<=3'b111;elsebeginq[0]<=q[1]^q[2];q[2:1]<=q[1:0];endendmodule2．按步骤进行操作和仿真。四、仿真结果及分析（屏幕硬拷贝图）分析：四位计数器支持异步清零和同步加载,实验结果与实验预测相同。