Quartus软件急速入门教程1.以二输入与门电路为例，介绍在QuartusII环境下的编程开发流程(1)启动QuartusII。启动QuartusII可以看到主界面由四部分构成：工程导向窗口、状态窗口、信息窗口和用户区。如图1.1所示。图1.1、QuartusII基本界面(2)利用向导，建立一个新项目。在File菜单中选择NewProjectWizard...选项启动项目向导。Step1：如图1.2所示，分别指定创建工程的路径，工程名和顶层文件名。工程名和顶层文件可以一致也可以不同。一个工程中可以有多个文件，但只能有一个顶层文件。这里我们将工程名取为：simple，顶层文件名取为and2_gate。图1.2、QuartusII项目名称、路径、顶层文件设定窗口Step2：点击Next>按钮，页面二是在新建的工程中添加已有VerilogHDL文件的，本实验不需做任何操作。Step3：点击Next>按钮，进入页面三，完成器件选择。器件的选择是和实验平台的硬件相关的，根据我们的实验开发板，它使用的是MAXII系列型号为EPM1270T144C5的器件，封装为TQFP，管脚数144，速度等级为5，通过这些条件的限制，我们可以很快地在可选器件框（Availabledevice）中找到相应的器件，如图1.3所示。图1.3、QuartusII中器件选择窗口Step4：后面两步分别是对EDA工具的设定和工程综述，都不作任何操作。点击Finish完成工程创建。工程综述界面如图1.4所示。图1.4、QuartusII项目设定完成综述窗口(3)新建一个VerilogHDL文件。QuartusII中包含完整的文本编辑程序（TextEditor），在此用VerilogHDL来编写源程序。新建一个VerilogHDL文件，可以通过快捷按钮，或快捷键Ctrl+N，或直接从File菜单中选择New...都可以，弹出页式对话框后选择DeviceDesignFiles页面的VerilogHDLFile，点击OK按钮。(4)VerilogHDL程序输入。在用户区VerilogHDL文件窗口中输入源程序，保存时文件名与实体名保持一致。moduleand2_gate(a,b,c);inputa,b;outputc;assignc=a&b;endmodule(5)对源程序进行语法检查和编译。使用快捷按钮，对以上程序进行分析综合，检查语法规范；如果没有问题则编译整个程序，使用。如果出现问题，则对源程序进行修改，直至没有问题为止。(6)仿真。QuartusII内置波形编辑程序（WaveformEditor）可以生成和编辑波形设计文件，从而设计者可观察和分析模拟结果。QuartusII中的仿真包括功能仿真和时序仿真，功能仿真检查逻辑功能是否正确，不含器件内的实际延时分析；时序仿真检查实际电路能否达到设计指标，含器件内的实际延时分析。两种仿真操作类似，只需在Tools菜单中选择SimulaterTool，在其Simulatermode中进行选择即可，如图1.5所示。图1.5、QuartusII项目仿真设定窗口现以时序仿真为例，介绍仿真的具体操作过程：Step1、新建一个波形文件：该过程与新建VerilogHDL文件类似，只是在弹出页式对话框后选择OtherFiles页面的VectorWaveformFile。Step2、在波形文件中加入所需观察波形的管脚：在Name中单击右键，选择InsertNodeorbus...选项，出现InsertNodeorbus对话框，此时可在该对话框的Name栏直接键入所需仿真的管脚名，也可点击NodeFinder...按钮，将所有需仿真的管脚一起导入。NodeFinder对话框如图1.6所示。图1.6、QuartusII建立待仿真文件时的管脚及内部信号选择窗口在Pins下拉列表框中选择合适的选项，点击List按钮，将所需仿真的管脚移至SelectNoder框中。点击OK进入波形仿真界面。Step3、给输入管脚指定仿真波形：分别选中输入管脚，使用波形编辑器：对其输入波形进行编辑。最后保存波形文件，如图1.7所示。图1.7、QuartusII中编辑完成的待仿真波形文件Step4、点击按钮，进行波形仿真，仿真结果如图1.8所示。图1.8、QuartusII仿真产生的实际工作波形(7)*.pof文件的生成。实验板上MAXII器件使用的是JTAG下载方式，因此必须将源文件转化为*.pof结尾的下载用数据流文件，以供后续下载到芯片中使用。*.pof文件的生成可分为两步：图1.9