编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第PAGE27页共NUMPAGES27页第PAGE\*MERGEFORMAT27页共NUMPAGES\*MERGEFORMAT27页电子技术课程设计——数字钟学院：华科学院专业、班级：电气062201H姓名：范晓晶学号：200622050104指导教师：柴婷婷2008年12月目录一、设计任务与要求……………………………………………2二、总体框图………………………………………2三、选择器件………………………………………………5四、功能模块………………………………………………16五、总体设计电路………………………………………………21六、设计体会……………………………………24一、设计要求及任务数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和十二进制的时计数器；秒、分、时的数码显示部分；报时电路等。具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。通过数字钟的制作进一步了解中小规模集成电路。设计指示：时间以12小时为一个周期；显示时、分、秒；具有校时功能，可以分别对时、分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达正点前10秒进行蜂鸣报时；用555多振荡器提供表针时间基准信号。设计要求：画出电路原理图（或仿真电路图）元器件及参数选择；电路仿真；接线及调试。二、总体框图1.数字钟组成电路的总体框图如下图所示：时显示器分显示器秒显示器12进制计数器60进制计数器60进制计数器整点报时校时电路振荡器图一、总体框图2.设计思路及模块功能根据设计任务和要求，对照数字钟的总体框图，可以分以下几部分进行模块化设计。秒脉冲发生器秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，本实验可采用555定时器组成的多谐振荡器发出秒脉冲即1Hz脉冲。电路图如下图所示。图二、秒脉冲发生器计数译码显示秒、分、时分别为60、60和12进制计数器。秒、分均为六十进制，即显示00～59，它们的个位为十进制，十位为六进制。时为十二进制计数器，显示为00～11，个位仍为十进制，而十位为二进制，但当十进位计到1，而个位计到2时清零，就为十二进制了。所有计数器的显示均采用DCD-HEX译码显示器。校正电路在刚刚开机接通电源时，由于时、分为任意值，所以，需进行调整。置开关在手动位置，分别对时、分、秒进行单独计数，计数脉冲由秒脉冲输入。整点报时电路当时计数器在每次计到整点时，需要报时，这可采用译码电路来解决，即当分为59时，且秒计数到50时，输出一高电平，经过一三极管驱动喇叭鸣叫，完成整点报时，时间持续十秒。三、选择器件实验所用器件如下：表一实验所用器件序号器件功能器件数174LS160可预置BCD异步清零十进制加法计数器6片274LS04反相器4片374LS002输入端四与非门1片474LS082输入端四与门1片5555用于构成多谐振荡器1片7三极管8099放大驱动1个8扬声器1/4W,8Ω鸣叫报时1个9电容（0.172uF）用于构成多谐振荡器1个10电容（0.01uF）1个11电阻（1.4KΩ）2个12电阻（100Ω）1个13电位器(4.7KΩ)用于构成连续脉冲电路1个14电阻(200Ω)1个15单刀双掷开关用于校正电路4个16数字电子技术实验箱搭接硬件调试结果1个17直流稳压电源各一个各器件的逻辑框图、逻辑符号、逻辑功能表、内部原理图及逻辑功能分别如下：1.74LS04仔细观察一下三极管组成的开关电路即可发现，当输入为高电平时输出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关系，它实际上就是一个非门。（亦称反向器）。在一些实用的反向器电路中，为了保证在输入低电平时三极管可靠地截止，常在三极管的基极连接一个电阻R和一个负电源VEE。由于接入了电阻R2和负电源VEE,即使输入的低电平信号稍大于零，也能使三极管的基极为负电位，从而使三极管能可靠地截止，输出为高电平。当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平接近于零。为此，电路参数的配合必须合适，保证提供给三极的基极电流大于深度饱和的基极电流。所用芯片74LS04是一个有